讨论前提，基于板际的芯片失效定位；
1、单板加工工艺排查方面，目前已经有业界领先的方案与手段；（X-RAY、超声、ICT、JTAG、AOI、染色…..）（不作为发散考虑对象）
2、重点发散交流热点；（目的如何有效的利用现有软硬件资源，快速准确的找准芯片板际失效问题的具体点，要细化到PIN脚级、功能模块区间集等，再针对问题点瞄准质量改进靶心，落实源头质量改进）
a、芯片CPU接口控制模块；（AB/DB/CB、寄存器、时钟等）
b、芯片业务接口模块；SPI3、SPI4、SMII、RGGI、TELCOM、PCI******
不知道说啥
从应力分析和芯片的失效经验上来看，本人认为，排除芯片用时制造工艺上assemblies问题外，主要是应用环境和芯片本身带来的。概述如下：
1）应用环境Stress：工作电压、电流、功率；电突变；工作温升；工作环境温度；工作环境的震动；
2）芯片本身：一致性不好；封装问题；芯片微路蚀刻及内核打磨抛光问题；
比较抽象，需呀具体问题具体分析了
各位多来顶一下呀
板级的分析是个系统工程了，对内部结构的了解只是个基本要求，具体的分析应很困难
聆听。
顶呀
多谢热心的兄弟们能鼎立支持^_^谢啦！
有个老贴,不知对你有没有帮助?
[url]http://www.kekaoxing.com/club/thread-144-1-10.html[/url]
[b]回复[url=pid=70707&ptid=8159]1#[/url][i]zouyoupeng[/i][/b]
lz说的板级分析是个系统问题，在系统设计时就需要考虑可测试性问题，若这方面考虑的比较到位，加上lz说的第一条，都已经达到业界领先的诸如JTAG之类的分析能力，相信应该可以比较快定位应该不成问题，但具体到功能模块级，那我想只有对芯片内部功能结构非常了解才行，很多时候使用者还不一定具备此类只有制造商才有的条件。
好抽象的问题