器件不存在热损伤的可能，所以使用时的电应力就不需要进行降额？

[i=s]本帖最后由闲情于2010-3-909:23编辑[/i]

也许从失效机理的角度来探讨这个问题比较说得明白.

谢谢三楼这位兄台的答复，但我认为还是没有说到点子上，这个降额的军标我们都有，现在的问题是我们与硬件设计工程师之间对降额规则的本质存在认识上的分歧，如果全部基于降低结温的原理来提高器件的可靠性讨论集成电路的降额，这就很难说服人，换句话说也就从反面支持了硬件工程师认为那个降额不再适用的观点。理由是这个普通运放工作是根本就不发热，如果生搬硬套结温标准，电应力的降额那就无从谈起，大家说对不？该标准真的已经过时了吗？希望各位高手到此理论一番。

个人感觉如果不存在热损伤就ok

以下为网上的资料：元器件降额标准(GJBZ3593)
通常元器件有一个最佳降额范围。在此范围内，元器件工作应力的降低对其失效率的下降有显著的改善，设备的设计易于实现，且不必在设备的重量、体积、成本方面付出大的代价。
所以个人认为：为可靠性方面着想，降额是需要考虑的。
5.1集成电路降额准则
5.1.1概述
集成电路分模拟电路和数字电路两类。根据其制造工艺的不同,可按双极型和MOS(CMOS)型，以及混合集成电路分类。
集成电路芯片的电路单元很小，在导体断面上的电流密度很大，因此在有源结点上可能有很高的温度。高结温是对集成电路破坏性最大的应力。集成电路降额的主要目的在于降低高温集中部分的温度，降低由于器件的缺陷而可能诱发失效的工作应力。延长器件的工作寿命。
中、小规模集成电路降温的主要参数是电压、电流或功率，以及结温。大规模集成电路主要是降低结温。
5.1.2应用指南
5.1.2.1所有为维持最低结温的措施都应考虑。可采取以下措施：
a.器件应在尽可能小的实用功率下工作；
b.为减少瞬态电流冲击应采用去耦电路；
c.当工作频率接近器件的额定频率时，功耗将会迅速增加，因此器件的实际工作频率应低于器件的额定频率；
d.应实施最有效的热传递，保证与封装底座间的低热阻，避免选用高热阻底座的器件。
5.1.2.2双极型数字电路电源电压须稳定，其容差范围如下：
a.Ⅰ级降额：±3％；
b.Ⅱ级降额：±5％；
c.Ⅲ级降额：按相关详细规范要求。
5.1.2.3主要参数的设计容差
为保证设备长期可靠的工作，设计应允许集成电路参数容差为：
模拟电路：
电压增益：-25％（运算放大器）
-20％（其他）

输入失调电压：+50％（低失调器件可达300％）
输入失调电流：+50％或+5nA
输入偏置电压：±1mV（运算放大器和比较器）
输出电压：±0.25％（电压调整器）
负载调整率：±0.20％（电压调整器）
数字电路：
输入反向漏电流：+100％
扇出：-20％
频率：-10％
5.1.3降额准则
5.1.3.1模拟电路
模拟电路降额准则见表3。其中：
a.电源电压从额定值降额；
b.输入电压从额定值降额；
c.输出电流从额定值降额；
d.功率从最大允许值降额；
e.结温降额给出了最高允许结温。

大侠们给讲讲，我帮顶