找回密码
 -注 册-

QQ登录

只需一步,快速开始

搜索
热搜: MTBF GJB MIL FMEA
查看: 2872|回复: 1

9月上旬“FPGA软件设计与验证研讨”

[复制链接]
发表于 2012-8-20 15:06:29 | 显示全部楼层 |阅读模式
关于举办“FPGA软件设计与验证研讨班”的通知

各有关单位:
军工系统的高可靠、高质量、高性能、抗恶劣环境等方面的能力越来越依赖于装备中的电子成分。FPGA由于具有集成度高,体积小,功耗低,性价比高等特性,能够实现越来越复杂的设计功能,日益广泛应用于军用产品的通讯设备和控制设备。由于武器装备大规模采用FPGA编程代替常规的硬件芯片组合,FPGA项目的质量和可靠性在武器装备中发挥了越来越重要的作用。
经过调研,国内军工领域在开展设计过程中,在接口通讯、数据处理、底层控制多个领域广泛应用FPGA开展设计,FPGA的数量已与软件数量相当,甚至超过软件数量。FPGA的质量直接影响到军用产品型号的质量和可靠性。为进一步提升FPGA设计、验证水平,提升FPGA软件设计人员可靠性意识,国防科技工业质量与可靠性研究中心通过精心策划拟于2012年9月举办“FPGA软件设计与验证研讨班”,现将具体事宜安排如下:
一、培训时间、地点
培训时间:2012年9月18-21日(周二至周五),为期4天。
培训地点:北京。具体上课地点在收到报名回执(见附件)后另行通知报名单位及个人。
二、培训目标
通过培训,学员能够了解到以下知识:
1.        FPGA软件设计、验证等方面的国内外相关标准;
2.        FPGA软件验证的主要流程、类型和方法,如何对FPGA软件开展完备和充分的验证;
3.        进行高安全性可靠性FPGA软件设计、编码和测试的基本方法;
4.        FPGA功能验证和时序验证的技术和方法;
5.        使用SystemVerilog搭建自动化验证平台,帮助验证工程师提高验证效率,模拟复杂的验证场的基本方法。
三、课程特色
本课程最大特色是与工程实践紧密结合,体现在:
1.所有内容都基于工程实践:培训内容基于多年军用FPGA软件验证及相关技术研究的经验,并经过精心编辑;课程所有内容都具有工程实践性,对FPGA软件设计师人员和验证测试人员有着直接的指导作用。
2.验证流程、方法全面:掌握了培训的全部内容,就掌握了贯穿FPGA整个设计过程的验证技术:实践后可有效提高FPGA的设计质量,全面提高FPGA设计的安全性与可靠性。
3.授课方式适应工程技术人员,互动性强:授课方式上充分考虑大部分学员的特点,在讲解上注重实践练习,避免空洞的理论教学;研讨方式的授课模式,通过不断提出启发性的问题,促使学员集中精力,跟随老师的思路。并有专门上机练习,实践性强,加深对内容的理解和应用能力。
4.技术咨询:授课老师专门安排时间与学员讨论他们的实际问题,并给出解决方案。
四、培训对象
        本培训对象为FPGA软件设计、测试、验证、工程管理人员,为了获得好的学习效果,希望学员满足以下条件:
1.具备基本的FPGA软件设计、开发、测试或工程管理经验。
2.理工科大专以上的学历。
五、培训教员简介
        王老师:毕业于华中科技大学,高级工程师,主要从事FPGA软件工程化、验证及相关技术研究工作。
        杨老师:毕业于大连理工大学,高级工程师,主要从事FPGA功能验证及相关技术研究工作。
        张老师:毕业于哈尔滨工程大学,高级工程师,主要从事FPGA时序验证及相关技术研究工作。
        毕老师:毕业于中科院研究生院,高级工程师,主要从事FPGA软件设计、验证及相关技术研究工作,多次成功应用基于SystemVerilog和OVM的验证方法学,积累了丰富的经验。
        以上老师均具有五年以上FPGA软件设计与验证经验,曾完成载人航天工程、探月工程、军用及民用卫星、武器系统等FPGA软件工程咨询及评测工作,多次对探月工程等多个重大科技工程的FPGA软件设计师队伍开展技术培训,组织编写了国内首份FPGA行业标准,承担多项国防科工局基础科研课题、行业标准和国军标的制定工作,多项研究成果获国防发明专利。
六、课程内容
1.FPGA软件验证技术,包括验证流程;验证类型;验证方法。
2.FPGA软件安全性与可靠性设计准则,包括设计结构类准则;RTL编码类准则;状态机类准则;综合相关类准则;时钟类准则;复位类准则。
3.FPGA功能验证技术,包括功能验证常用方法;Testbench设计指南;Modelsim的使用。
4.FPGA时序验证技术,包括基本时序概念介绍;时序约束设置(周期约束、输入输出延时约束、多时钟周期约束、跨时钟域路径约束);时序分析详解(结合各开发工具自带时序分析工具及第三方工具介绍如何进行完备的时序分析);时序仿真;时序分析工具使用演示;课程实验。
5.SystemVerilog验证平台设计技术,包括SystemVerilog基础知识;TestBench时序;约束随机激励的产生;复杂激励的产生;验证方法学与分层的验证环境;课程实验。
七、有关说明
1.报名办法
请有意向参加培训班的单位及个人于9月13日(周五)前Email(同时电话告知)至中心培训部或电话报名,以便安排食宿和准备培训资料。
2.培训费用
电话咨询,含培训期间午餐、资料、讲义、证书、培训场地设备租赁费、专家邀请费等。中心协助联系宾馆住宿,其费用由学员单位自理。
3.培训颁证
国防科技工业质量与可靠性研究中心将给参加培训、考试合格的学员颁发培训合格证书。
4、培训部联系方式       
电话:010—88108146,88108234
E-mail:ht708px@163.com




二○一二年八月十六日
 楼主| 发表于 2012-9-4 15:25:04 | 显示全部楼层
报名进行时
回复

使用道具 举报

您需要登录后才可以回帖 登录 | -注 册-

本版积分规则

QQ|Archiver|手机版|小黑屋|可靠性网 ( 粤ICP备14066057号 )

GMT+8, 2024-10-14 00:52

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表