|
面对日新月异的竞争市场,芯片设计企业除了要快速将产品量产上市,同时更需关注芯片设计/制作的质量,过往的「功能设计DesignForFunction」观念已无法满足消费者对于产品质量的要求,新的观念是在设计初期即导入该项产品生命周期的任务使命,也就是所谓的「可靠性设计DesignForReliability」,降低未来量产时,产品失效导致的客诉退货机会。
此外,芯片在开发/量产/客退的失效分析与除错效率,也是分秒必争的关键。尤其在制程迈向28/20纳米先进制程的失效分析更是困难。如何针对各种不同的IC失效模式,选择最正确有效的程序,来加速分析效率与节省分析成本?如何正确解读分析结果,进一步判断修改方向?这是许多芯片设计开发者经常面临的问题。
iST宜硕科技(上海)特别邀请台湾总部-iST宜特科技具20年丰富经验的半导体专家,分别就芯片失效现象、可靠性与失效分析的不同面向观点,切入探讨芯片问题,将多年实务经验,化为一系列的教战准则与业界先进进行分享。
时间 | 内容
| 8:30-09:00 | 报到 | 09:00-10:30 | 如何从客退品之故障模式,评估芯片设计前期需关注哪些可靠性验证? | | 常见芯片失效模式与失效原因 | | 失效模式对应之可靠性验证方法 |
|
| 10:30-10:45 | 免费茶歇 | 10:45-12:30 | 借鉴市场常见失效案例,如何拟出自家可靠性验证防范对策? | |
| 12:30-13:30 | 免费午餐 | 13:30-14:45 | 如何正确选择失效分析工具,判断芯片缺陷的修改方向? | |
| 14:45-15:00 | 免费茶歇 | 15:00-16:20 | | 16:20-16:30 | Q&A |
讲师简介
曾劭钧
现职:iST宜特科技台湾总部可靠度工程处副处长
经历:矽品&凌越科技等IC可靠度试验规划与执行,IC可靠度教育训练讲师与技术咨询,在IC验证规划、寿命分析与可靠度工程验证技术有相当丰富经验
庄凌艺
现职:iST宜特科技台湾总部宜特科技故障分析工程处资深经理
经历:曾任职于友达光电、台积电、华亚科技,超过14年电子产业经验,工作期间曾获多项国内外专利,特别在产品工程、良率提升及产品故障失效之分析有丰富经验。
报名信息
参加对象:芯片设计厂之研发、质量保证、制程等相关工程人员
课程地点:上海市徐汇区漕河泾900号三楼报告大厅(漕河泾开发区)(查看地图)
课程时间:2013年6月24号(星期一)
洽询专线:iST宜硕科技业务窗口:+86-21-6406-9881分机2280何小姐
iST宜特科技窗口:
+86-512-5763-9600分机6501江小姐
Email:is@isti.com.cn
报名方式:请上宜特网站在线报名http://www.isti.com.cn/schinese/2_news/02_seminars_detail.php?ID=69
参加费用:课程免费,请携带名片一张
注意事项
主办单位保留报名资格之最后审核权利,并于活动前一周以E-mail寄发「课前通知」,以示您的参加资格。请于活动开始前进行报到。
未能准时报到或当天无法出席之学员,本论坛无法为您保留讲义与座位,亦无法提供讲义电子文件。
若因不可预测之突发因素,主办单位保留变更论坛时间、议程内容及相关事项之权利。
现场报名之学员,主办单位视现场状况保有开放进场与否之权利。
主办单位:iST宜特科技台湾总部
iST宜硕科技(上海)有限公司
|
|