降额设计疑惑

fanweipin

原帖由elic于2009-4-2411:55发表
我是看GJB299C，纸质的，无法附上图
2类瓷介电容，额定温度85
曲线s=1，
温度25，失效率0.055*10^-6/h
温度85，失效率0.065*10^-6/h
比其他类型的电容失效率变化小多了
比较符合降额曲线

LZ说的是这个吧!

justinbk

原帖由elic于2009-4-2411:58发表
降额标准中的“容差”用来干什么？
调整上下限度，做容差测试吗？

容差设计其实是针对电路性能而进行的，并非针对器件本身。现实世界里的所有元器件都非理想器件，电阻、电容、电感都有精度或误差表示，很多参数都只能给出一个范围，而无法精确给定确切的一个值，这就是公差范围，尽管我们希望所有的器件都能像我们设想的那样完美，是多少就是多少，并且最好能够经久不变，但这只是一种美好设想，器件还会由于环境条件（比如温度、湿度、振动条件等等因素）影响，导致参数发生漂移。元器件的材料也会因为使用，参数发生老化或退化；使用的电条件也会导致器件发生更改，比如电容的容值会受两端的电压影响等等，这些问题会实实在在的存在于每一个电路的每一个元器件当中。我们在设计电路的时候通常都是根据标称的“某一个值”，注意，一般设计人员会注意标称值，并非标称范围，比如我们会关心这个电阻是100ohm还是1k的，但可能忽视了它是5%精度还是10%甚至20%，那么这个时候问题就来了，比如这个电阻是用在分压电路上，电阻的变化可能直接导致电阻两端电压发生改变，问题严重时可能会引起电路开关状态的改变，比如用在取样电路中的取样电阻，；再比如对于模拟电路就更明显些，元器件的精度不够可能直接关系到输出结果，这就是为什么通常数字电路比模拟电路抗干扰能力强的原因之一。

概括来讲，容差分析就是考虑到具体一个电路中可能由于元器件自身精度（或误差）、潜变、老化、环境影响等各种因素之后，分析综合这些影响对电路功能可能导致的不利影响，比如使用软件进行常说的worstcaseanalysis最坏情况分析，最后进行改进，尽量避免因为上述原因导致的电路潜在故障。这就是所谓的容差设计。说的比较简单，其实做起来还是很难的呵呵。